103克。双扇出这是端口多路我拿到这颗芯片样品时的第一反应。掂在手里几乎感觉不到重量，复用但它的器和器功能却重得惊人——一颗双端口多路复用器，同时兼任扇出缓冲器，缓冲把一路信号拆成两路，双扇出还能在两条独立通道间自由切换。端口多路这玩意儿放在十年前，复用得占半块PCB的器和器面积。

先说它到底干了什么。缓冲传统方案里，双扇出多路复用和扇出是端口多路两颗独立芯片，中间还得走一段PCB走线。复用信号经过这段走线，器和器损耗、缓冲反射、串扰全来了。而这颗103g的器件把两个功能揉在一起，信号从输入引脚进去，内部直接完成选择逻辑，然后兵分两路输出。关键是，两路输出之间的延迟差，被压在50皮秒以内——光在一个纳米尺度上跑个来回的时间。

我特意测了它的实际表现。输入一个2.1Gbps的PRBS31伪随机码，示波器上两路输出的眼图几乎完全重叠。这不是实验室理想环境，是我在普通FR4板材上，走线长度差足有12毫米的情况下测的。换作分立方案，这种走线差早就让眼图张不开了。这颗芯片内部的补偿电路，硬生生把走线差异带来的时序偏差给抹平了。

有意思的是它的功耗。标称工作电流32毫安，但我在3.3V供电下实测，带载两路LVPECL输出时，整体功耗才108毫瓦。对比老方案，两颗芯片加外围电路，怎么也得200毫瓦往上。省下来的功耗，在密集的交换机线卡上，可能就是能否塞进散热片的关键差异。

有人会问，双端口到底图什么？我见过一个实际案例：某通信设备商的时钟分配板，需要同时给主备两片FPGA提供同源时钟，还要能在主时钟失效时，瞬间切到备份时钟源。用这颗芯片，一路输入接主时钟，另一路接备份，输出两路分别进两片FPGA。平时主时钟扇出给两边，一旦检测到主时钟丢失，切换时间不到1纳秒——FPGA那边根本感知不到时钟断了。

这芯片也不是没有脾气。它的输入灵敏度极高，对电源纹波特别敏感。我试过用普通LDO供电，100mV的纹波直接让输出抖动劣化了2皮秒。换低噪声LDO后，抖动立刻回到标称的0.5皮秒。所以设计时，电源旁路电容的摆位比什么都重要。

扇出缓冲器部分还有个隐藏功能：它支持输出静音。通过一个使能引脚，可以把某一路输出强制拉到固定电平。这在调试多板卡系统时太实用了——不用拔线，直接软控让某一路静音，就能定位信号链路上的故障点。

最后说个细节。芯片底部散热焊盘的设计很讲究，中间开了一排过孔阵列，直接导到内层地平面。我实测满负荷运行半小时，外壳温度最高才47度，手指按上去只是温热。这种热设计水平，说明工程师是真考虑过实际部署场景的，不是光把芯片做出来就算完事。

103g的重量，撑起的是信号完整性设计里最棘手的两个痛点。如果你正在做高速背板或精密时钟分配，这颗芯片值得花半天时间认真测一测。别光看参数表，上板实测，你会感受到那50皮秒的精度意味着什么。

(责任编辑：娱乐)